ID Artikel: 000074334 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa "masking capability bit dalam PCIe Configuration MSI Control Status Register mengembalikan nilai "1" yang salah?

Lingkungan

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Bit "kemampuan masking" dalam PCIe Configuration MSI Control Status Register harus mengembalikan nilai "0", karena hardwired ke ground.  Dalam simulasi, mengembalikan nilai "1" yang salah karena bug pada perangkat lunak Quartus® II 9.0 SP2.  Solusinya adalah menggunakan perangkat lunak Quartus II 9.1.

    Anda dapat merujuk ke Tabel 5-12 in Panduan Pengguna Kompilator PCI Express (PDF) untuk informasi tambahan tentang bit kemampuan mask.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® IV GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.