ID Artikel: 000074353 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/03/2017

Apakah ada masalah yang diketahui dengan pengaturan pra-penekanan pada model Cyclone V LVDS IBIS yang dihasilkan oleh perangkat lunak Quartus Prime?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ya, karena masalah dengan generasi model Cyclone® V IBIS dalam perangkat lunak Quartus® Prime versi 16.0 dan sebelumnya, Anda akan melihat perilaku model yang bertukar untuk pengaturan pra-penekanan LVDS.

    Untuk pre-emphasis ENABLED - _p1: hasil simulasi menunjukkan pra-penekanan dinonaktifkan.

    Untuk pra-penekanan NONAKTIF- _p0: hasil simulasi menunjukkan pra-penekanan diaktifkan.

    Resolusi

    Untuk mengatasi masalah ini, ubah pengaturan pra-penekanan secara manual saat menghasilkan model IBIS dalam versi perangkat lunak Quartus Prime yang terkena.

    Masalah ini diperbaiki di perangkat lunak Quartus Prime versi 16.1 dan yang lebih baru.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.