ID Artikel: 000074394 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 12/09/2012

Cara mengatur halaman terjemahan alamat 4G PCIe Qsys

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Jika halaman 4 GB tunggal digunakan (tabel terjemahan A2P Tetap), maka:
1. Untuk alamat 32-bit yang lengkap dengan alamat Avalon-MM 32-bit adalah alamat host PCIe yang sebenarnya. Harap tinggalkan nilai dalam tabel Terjemahan Alamat 32bit lebih rendah ke nilai bawaan 0.
2. Untuk alamat 64-bit, alamat lengkap Avalon-MM 32-bit adalah alamat PCIe 32-bit lebih rendah, dan alamat host PCIe 32-bit atas diatur oleh pengguna di GUI.
Pengguna mengatur alamat 64-bit dengan memasukkan nilai non-nol di alamat 32-bit atas entri tabel terjemahan. Alamat nol nilai infer 32-bit.

Produk Terkait

Artikel ini berlaku untuk 3 produk

Stratix® IV GX FPGA
Arria® II GX FPGA
Cyclone® IV GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.