ID Artikel: 000074405 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/03/2014

Mengapa sejumlah kecil pin GND dalam file pin-out perangkat Stratix V, Arria V atau Cyclone V memiliki penunjukan bank IO, sementara sisanya tidak?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Pin GND yang memiliki sebutan bank dalam file pin-out perangkat Stratix® V, Arria® V, atau Cyclone® V didefinisikan sebagai pin Programming Ground. Mereka harus diperlakukan seperti semua pin GND lainnya pada perangkat.

Produk Terkait

Artikel ini berlaku untuk 15 produk

Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® V GT FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.