Perangkat lunak Encounter Conformal dapat melaporkan galat ini saat membaca netlist yang direvisi. Hal ini terjadi karena netlist Verilog Output File (.vo) yang dihasilkan oleh perangkat lunak Quartus® II berisi port tambahan dalam modul kotak hitam instan yang tidak didefinisikan dalam sintesis atau modul simulasi. Port ini biasanya merupakan sinyal kontrol yang mengontrol baik logika register maupun kombinasi di dalam hierarki kotak hitam.
Solusi untuk masalah ini adalah menambahkan perintah berikut selama mode pengaturan desain. Perintah ini menginstruksikan Conformal untuk mengabaikan galat yang disebabkan oleh port tambahan.
set rule handling HRC3.3 -ignore
Untuk informasi lebih lanjut tentang verifikasi formal menggunakan Conformal, lihat bab Cadence Encounter Conformal Support (PDF) dalam buku Panduan Quartus II volume 3.