Galat ini dapat terjadi ketika mengkompilasi proyek yang berisi kontroler LPDDR2 dan satu atau lebih blok pemberhentian pada chip (OCT) yang tidak terkait.
Alasannya adalah bahwa pin output saja: CA[9:0], CKE, CK, CK_n, dan CS_n tidak terkait dengan blok kontrol pemberhentian dalam kode RTL dan mereka memerlukan penugasan untuk menghubungkannya dengan blok kontrol terminasi dalam kontroler LPDDR2.
Tambahkan penetapan Blok Kontrol Terminasi ke pin keluaran berikut dari kontroler LPDDR2:
CA, CKE, CK, CK_n, dan CS_n
Nilai penugasan harus dibuat ke blok kontrol OCT dalam kontroler LPDDR2 dengan jalur hierarki berikut: nama |altera_mem_if_oct_cyclonev:oct0|sd1a_0
Masalah ini direncanakan akan diperbaiki dalam rilis perangkat lunak Quartus® II di masa depan.