ID Artikel: 000074473 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/07/2015

MGL_INTERNAL_ERROR: Objek port altpll_avalon|altpll inst sd1|phasecounterselect dari lebar 3 sedang ditetapkan port altpll_avalon|w_phasectrsel lebar 4 yang ilegal, karena lebar port tidak cocok atau kelipatan.

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 15.0 dan sebelumnya, Anda akan mendapatkan galat ini jika ALTPLL dihasilkan di Platform Designer dengan fitur Stepping Fase Dinamis diaktifkan saat menargetkan perangkat Intel® MAX® 10.

    Resolusi

    Jika menggunakan Dynamic Phase Stepping, implementasikan ALTPLL di luar Platform Designer untuk menghindari galat ini.

    Masalah ini telah diperbaiki pada perangkat lunak Quartus II v14.0

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.