Altera® FPGAs yang mendukung dikalibrasi pada pemberhentian chip (OCT) memiliki pin Rup dan Rdn yang terhubung ke resistor presisi eksternal untuk sirkuit OCT yang dikalibrasi. Ketika OCT yang dikalibrasi tidak digunakan, pin Rup dan Rdn tersedia sebagai I/O pengguna. Jika tidak digunakan dalam desain, maka pin Rup dapat diikat ke VCCIO bank tempatnya berada, atau ke GND. Pin Rdn yang tidak digunakan harus diikat ke GND.
File pinout perangkat lunak desain Quartus® II akan merekomendasikan untuk menghubungkan pin Rup yang tidak digunakan ke GND. Beberapa Panduan Koneksi Pin perangkat akan merekomendasikan untuk menghubungkan pin Rup yang tidak digunakan ke VCCIO bank tempatnya berada. Anda dapat memilih untuk menghubungkan pin Rup yang tidak terpakai ke VCCIO bank tempat pin Rup berada atau ke GND tergantung pada apa yang lebih nyaman untuk desain PCB Anda.
Panduan Koneksi Pin untuk rangkaian perangkat yang berbeda akan diperbarui untuk menyertakan koneksi VCCIO dan GND sebagai opsi untuk pin Rup yang tidak digunakan.