ID Artikel: 000074492 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 06/05/2016

Apakah Hard IP untuk PCI Express untuk antarmuka Avalon MM dengan dukungan DMA di luar penyelesaian pesanan?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • DMA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Ketika Hard IP untuk modul DMA pembacaan PCI Express® menerima penyelesaian out-of-order, DMA dapat menandai sinyal penyelesaian deskriptor terlalu dini, sebelum semua transaksi yang belum terselesaikan selesai.
    Resolusi Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus® II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.