ID Artikel: 000074498 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/12/2019

Apakah spesifikasi Kebisingan Fase Transceiver REFCLK dalam Lembar Data Intel® Stratix® 10 mengacu pada suara fase diferensial, atau ke pergeseran fase akhir tunggal maksimum?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Spesifikasi Kebisingan Fase Transceiver REFCLK dalam lembar Data Perangkat Intel® Stratix® 10 mengacu pada suara fase diferensial, bukan pergeseran fase akhir tunggal maksimum.

    Lihat lembar data Intel® Stratix® 10 Perangkat

    Resolusi

    Catatan akan ditambahkan ke lembar data Intel Stratix 10 Perangkat.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.