ID Artikel: 000074553 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa nilai tREFI dalam pengukuran simulasi dan board berbeda dari yang diatur dalam Altmemphy dan kontroler memori SDRAM DDR2 berbasis UniPHY?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    LPDDR2 SDRAM Controller dengan UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

tREFI menghasilkan simulasi dan pada board mungkin lebih besar dari yang diharapkan jika Anda mengatur tREFI ke kurang dari 7,8us dalam DDR/DDR2/LPDDR2 MegaWizard.

DDR/DDR2/LPDDR2 SDRAM IP memiliki parameter MEM_TREFI, yang menentukan parameter tREFI dalam hal siklus clock memori.

Karena nilai minimum parameter ini dibatasi hingga 780, tREFI menjadi lebih besar ketika clock memori lebih lambat.

Misalnya, tREFI untuk SDRAM DDR2 harus 3,9us pada >85C. Tetapi jika clock memori DDR2 adalah 125 MHz(8ns), nilai tREFI minimum dapat 8ns x 780 = 6,24us.

tREFI untuk DDR harus 7,8us. Tetapi jika clock memori DDR adalah 76,9 MHz (13ns), nilai tREFI minimum dapat 13ns x 780 = 10,14us.

Resolusi

Sebagai solusinya, jika clock memori DDR di bawah 100 MHz atau jika Anda mengatur tREFI ke <7,8us pada memori DDR2, Anda dapat mengubah parameter MEM_TREFI di

*berkas ddrx_controller_wrapper (Altmemphy-based IP) atau berkas *_c0 (UniPHY-based IP) untuk memperbaiki nilai tREFI.

Masalah ini telah diperbaiki di Perangkat Lunak Quartus® II Versi 12.0.

Produk Terkait

Artikel ini berlaku untuk 14 produk

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® III FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.