ID Artikel: 000074628 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2019

Mengapa paralel Flash Loader II tidak dapat Intel® FPGA IP mengonfigurasi Intel® Stratix® 10 perangkat?

Lingkungan

  • Perangkat Lunak Desain Intel® Quartus® Prime
  • MicroBlaster™ Fast Passive Parallel Software Driver
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Paraller Flash Loader II Intel® FPGA IP (PFLII IP) akan memeriksa terlebih dahulu apakah CONF_DONE rendah. IP tidak akan melanjutkan dengan konfigurasi jika sudah tinggi. Inilah alasan mengapa PFLII IP tidak dapat mengonfigurasi Intel® Stratix® 10 perangkat.

    Resolusi

    Periksa apakah CONF_DONE ditarik karena CONF_DONE dan INIT_DONE tidak perlu lagi ditarik ke VCCIO_SDM.

    Perhatikan bahwa SDMIO_0 dan SDM_16 pada awalnya ditarik ke bawah. Oleh karena itu tingkat tegangan menengah dengan pull-up dan resister tarik-turun internal dapat menyebabkan kegagalan konfigurasi saat menggunakan IP PFLII.

    PFLII IP memantau CONF_DONE sinyal rendah saat kondisi mulai operasi. Persyaratan ini telah diubah untuk Intel® Stratix® 10 perangkat.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.