Phase-locked loop (PLL) pada perangkat Stratix® V, Arria® V, atau Cyclone® V mungkin gagal dikonfigurasi ulang dengan sinyal waitrequest kekayaan intelektual (IP) rekonfigurasi PLL yang terjebak di '1'. Hal ini diamati berlangsung untuk benih kompilasi tertentu dan mungkin terjadi jika opsi Sintesis Fisik dalam pengaturan Fitter (Advanced) Intel® Quartus® Prime Software diaktifkan.
Untuk mengatasi masalah ini, nonaktifkan pengaturan berikut di Perangkat Lunak Intel® Quartus® Prime:
Buka Pengaturan -> Pengaturan -> Compiler Settings -> Fitter (Lanjutan):
Atur Aktifkan Sintesis Fisik untuk Logika Kombinasi untuk Area ke OFF.
Atur Aktifkan Sintesis Fisik untuk Logika Kombinasi untuk Performa mati.
Masalah ini diketahui hanya memengaruhi instans konfigurasi ulang dinamis dan karenanya pengaturan sintesis fisik dapat dinonaktifkan hanya untuk variasi IP Rekonfigurasi PLL, jika diperlukan.