Pada perangkat MAX®10, Anda mungkin melihat ddio_h_reg ada dalam elemen I/O dan ddio_l_reg dalam logika inti saat menggunakan Altera® Soft LVDS IP. Ini diharapkan implementasinya dan tidak akan memengaruhi performa waktu.
1
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.