ID Artikel: 000074795 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/12/2017

Mengapa nilai pull-up dan pull-down resistor BSEL/CSEL di Lembar Kerja Tinjauan Skematik Perangkat V Cyclone tidak cocok dengan Panduan Koneksi Pin Rangkaian Perangkat V Cyclone?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Dalam Cyclone® V Schematic Review Worksheet versi 4.0, disebutkan bahwa nilai resistor pull-up dan pull-down untuk BSEL/CSEL harus 4,7-kΩ dan 10-kΩ yang bertentangan informasi dalam Panduan Koneksi Pin Rangkaian Perangkat V Cyclone® versi 2.6 yang merekomendasikan untuk menghubungkan pull-up seperti resistor 10 kΩ atau pull-down seperti 1-kΩ untuk memilih nilai pilihan boot yang diinginkan. Ikuti rekomendasi Panduan Koneksi Pin. 

 

Resolusi

Lembar kerja tinjauan Cyclone® V Schematic akan diperbarui dalam rilis mendatang untuk merekomendasikan nilai resistor pull down 1-kΩ dan 10 kΩ untuk pin BSEL/CSEL.

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® V FPGA dan SoC FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.