ID Artikel: 000074802 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/06/2018

Pembaruan deskripsi pin nPERSTL0 di Cyclone® Panduan Koneksi Pin 10 GX untuk PCIe* Hard IP

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • ASMI Parallel Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Versi Saat Ini: 2017.11.06

    Deskripsi: Hubungkan pin ini sebagaimana didefinisikan dalam perangkat lunak Intel® Quartus® Prime. Pin ini didukung oleh pasokan 1,8V dan harus didorong oleh standar I/O kompatibel 1.8V. Hubungkan pin PCIe* nPERST ke penerjemah tingkat untuk menurunkan tegangan dari 3,3V LVTTL ke 1,8V ke antarmuka dengan pin ini.

    Panduan Terbaru:

    Deskripsi: Ketika pin PCIe* nPERTL0 tidak digunakan untuk tujuan konfigurasi, pengguna memiliki opsi untuk memilih standar I/O yang kompatibel dengan 1.2V/ 1.5V/ 1.8V. Namun, pengguna harus menurunkan tegangan LVTTL 3,3V dari pin PCIe* nPERST ke Cyclone® tingkat tegangan standar I/O nPERST 10 GX. Cukup pastikan Anda mematuhi pembatasan VCCPGM ke VCCIO saat menggunakan pin konfigurasi tujuan ganda selama konfigurasi. Misalnya, jika VCCPGM Anda 1,8V, VCCIO Anda harus 1,8V menurut PCG ketika pin konfigurasi dua tujuan digunakan.

    Resolusi

    Informasi ini dijadwalkan untuk diperbarui dalam Panduan Koneksi Pin dalam rilis dokumen di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Cyclone® 10 GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.