Ketika Anda mencoba untuk mengkompilasi PCI® Express Hard IP Root port VHDL testbench yang dihasilkan secara otomatis menggunakan NCSim, Anda mungkin melihat kesalahan seperti berikut ini:
ncvhdl_p: *E,EXPTYP (./.. pcie_tb/simulasi/pcie_tb.vhd,1459|10):
ncelab: *F,EVNMRA: entitas yang ditentukan \'WORK. PCIE_TB\' tidak memiliki arsitektur
Simulasi VHDL tidak didukung untuk varian Port Root di bawah NCSim.
Ini tidak dijadwalkan untuk diperbaiki dalam rilis perangkat lunak Quartus® di masa mendatang.