Dalam Intel® Quartus® perangkat lunak Prime Pro Edition versi 20.3, ketika menggunakan skema Configuration via Protocol (CvP) pada perangkat Intel® Agilex™, dan pin OSC_CLK_1 untuk memberikan clock konfigurasi, Anda mungkin melihat galat ini saat memuat citra core.rbf melalui alur Pembaruan CvP jika clock konfigurasi tidak berjalan selama waktu tertentu sementara dalam mode pengguna.
Untuk mengatasi masalah ini, siklus daya sistem dan pastikan clock konfigurasi terus berjalan sebelum mencoba memperbarui citra core.rbf melalui alur Pembaruan CvP.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Edisi Pro versi 20.4.