ID Artikel: 000074967 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 06/10/2020

dd: gagal membuka '/dev/altera_cvp': Perangkat atau sumber daya sibuk

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Dalam Intel® Quartus® perangkat lunak Prime Pro Edition versi 20.3, ketika menggunakan skema Configuration via Protocol (CvP) pada perangkat Intel® Agilex™, dan pin OSC_CLK_1 untuk memberikan clock konfigurasi, Anda mungkin melihat galat ini saat memuat citra core.rbf melalui alur Pembaruan CvP jika clock konfigurasi tidak berjalan selama waktu tertentu sementara dalam mode pengguna.

    Resolusi

    Untuk mengatasi masalah ini, siklus daya sistem dan pastikan clock konfigurasi terus berjalan sebelum mencoba memperbarui citra core.rbf melalui alur Pembaruan CvP.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Edisi Pro versi 20.4.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.