ID Artikel: 000074970 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 19/03/2013

Bagaimana saya dapat memantau jika perangkat berhasil dikonfigurasi dengan gambar periferi dalam inisialisasi CvP dan mode pembaruan jika pin CvP_CONFDONE belum diaktifkan?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Jika Anda menggunakan CvP_CONFDONE sebagai pin I/O reguler, Anda tidak akan dapat menggunakannya untuk memantau apakah perangkat berhasil dikonfigurasi dengan gambar periferensi dalam mode inisialisasi dan pembaruan CvP.

 

Jika Anda mengaktifkan opsi pin CvP_CONFDONE di perangkat lunak Quartus® II, itu akan menjadi pin output khusus dan tidak dapat menjadi pengguna sebagai pin I/O reguler dalam mode pengguna. Jika Anda mematikan opsi ini, pin CvP_CONFDONE berfungsi sebagai pin I/O pengguna normal.

 

Resolusi

Jika Anda ingin menggunakan pin ini sebagai I/O reguler dalam mode pengguna, Anda dapat memantau sinyal CvP_CONFIG_DONE dari host PCIe saat mengonfigurasi gambar fabric (core) ke perangkat. Sinyal ini mengindikasikan bahwa blok kontrol telah menyelesaikan konfigurasi perangkat menggunakan CvP dan tidak ada kesalahan. Lihat tabel 6-7 di Konfigurasi melalui Implementasi Protokol (CvP) dalam panduan pengguna Altera FPGAs (PDF).

Produk Terkait

Artikel ini berlaku untuk 11 produk

Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.