Dalam beberapa kasus, karena kondisi balapan pada daya, IOPLL di Intel® Arria® 10 perangkat mungkin dimulai dengan frekuensi clock output yang salah atau siklus tugas yang salah atau gagal mencapai penguncian saat rekonfigurasi dinamis diaktifkan.
Untuk mengatasi hal ini, jalankan port input 'mgmt_clk' dari inti Intel® FPGA IP Konfigurasi Ulang IOPLL dari port output 'outclk' dari Intel FPGA IP Rekonfigurasi IOPLL lain dan sinkronkan mgmt_reset dengan clock ini. Ini memastikan clock ke Rekonfigurasi IOPLL Intel FPGA IP inti tidak beralih pada daya dan memungkinkan IOPLL untuk mendukung parameter yang benar.