Mengapa opsi pin Auto Open-Drain tidak berlaku pada Intel Agilex® 7 FPGA Hard Processor System (HPS)?

Saat Anda mengatur opsi Auto Open-Drain Pins untuk I/Os Sistem Prosesor Keras (HPS) Intel Agilex® 7 FPGA di Editor Penugasan, penugasan tidak akan berlaku pada I/Os yang ditetapkan. Hal ini disebabkan oleh Intel Agilex 7 FPGA HPS yang saat ini tidak mendukung kontrol pengaturan pembuangan terbuka untuk I/O melalui Editor Penugasan.

Untuk mengaktifkan pengaturan pembuangan terbuka untuk Intel Agilex 7 FPGA HPS, Anda perlu mengubah parameter selama instantiasi HPS RTL dan pengaturan pembuangan terbuka harus dibuat di HPS IP. Langkah-langkah penanganan masalah untuk mengaktifkan pengaturan pembuangan terbuka pada HPS I/Os adalah sebagai berikut:

1. Hasilkan IP HPS.
2. Temukan *_interface_generator*.sv yang dibuat. Lokasi umum ada di direktori /*/ip///intel_agilex_interface_generator_/agilex_hps_intel_agilex_interface_generator__.sv.
3. Temukan instans tennm_io_obuf yang terkait dengan I/O yang ingin Anda modifikasi (All I/Os memiliki obuf dan ibuf - hanya obuf yang perlu dimodifikasi).
4. Tambahkan pengaturan parameter .open_drain_output("true") ke instans.
5. Lakukan kompilasi penuh pada desain Anda.

Berikut ini menunjukkan contoh apa yang akan Anda lihat di berkas .sv (bagian berani adalah yang harus Anda tambahkan):

kawat [0:0] gpio1_io4_out;

hps_gpio1_io4_obuf #(.open_drain_output("true")) tennm_io_obuf(

.i(gpio1_io4_out),

.o(gpio1_io4),

.oe (1'b1)

);

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.3.