ID Artikel: 000075043 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 09/03/2020

Mengapa penetapan Input Delay Chain saya tidak tercermin dengan benar di Penganalisis Waktu saat menggunakan perangkat Intel® Arria® 10 dan Intel® Cyclone® 10 GX?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Komponen Generik
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Untuk memastikan pengaturan Input Delay Chain yang ditetapkan pengguna untuk I/O tercermin di Penganalisis Waktu, ikuti langkah-langkah berikut ini di bagian Resolusi.

Resolusi

Aktifkan register Input Cepat untuk masing-masing pin di perangkat Intel® Arria® 10 dan Intel® Cyclone® 10 GX.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.