ID Artikel: 000075085 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah pengganda menyimulasikan dengan salah ketika saya menargetkan Blok DSP di perangkat lunak Quartus II versi 2.1 SP2 dan sebelumnya?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, dalam versi perangkat lunak Quartus® II lebih awal dari versi 2.2, ada masalah yang diketahui yang memengaruhi simulasi pengganda ketika diterapkan di blok DSP.

Masalahnya telah diperbaiki di awal dengan perangkat lunak Quartus II versi 2.2.

Konfigurasi berikut terpengaruh pada versi 2.1 SP1 dan sebelumnya:

  • Multiplikasi bertanda campuran 19 bit dan lebih besar
  • Penggandaan tanda dinamis 19 bit dan lebih besar
  • Multiplikasi yang ditandatangani lebih dari 36 bit

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.