ID Artikel: 000075144 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/06/2014

Desain HPS V dan Cyclone V Arria Mungkin Gagal Dikompilasi dengan NC-Sim

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi antarmuka V dan Cyclone V HPS Arria.

    Simulator NC-Sim mengharuskan setiap berkas berisi waktu arahan skala. Beberapa berkas Altera Verilog atau System Verilog untuk simulasi HPS mungkin tidak memiliki skala waktu yang diperlukan.

    Resolusi

    Solusi untuk masalah ini adalah menambahkan hal berikut ke file yang tidak memiliki arahan skala waktu:

    timescale 1 ps / 1 ps

    Masalah ini akan diperbaiki di versi mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Arria® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.