Standar LVTTL 3.3-V dan 3.3-V LVCMOS mendukung VCCIO yang terhubung ke 3,3 V, 3.0 V, atau 2,5 V untuk operasi input pada rangkaian perangkat Arria® V dan Stratix® V.
Dalam versi 11.0 dan 11.1 dari perangkat lunak Quartus® II, menetapkan pin dengan standar yang mengharuskan VCCIO terhubung ke 2,5 V (seperti keluaran 2,5 V) dan input 3.3-V LVCMOS/LVTTL akan menyebabkan kesalahan yang lebih bugar.
Buat penetapan standar I/O 2,5 V untuk input yang memerlukan standar 3.3-V LVCMOS/LVTTL.
Spesifikasi input standar 2,5 V sama dengan spesifikasi 3.3-V kecuali bahwa Vil adalah 0,7 V, bukan 0,8 V. Lihat lembar data perangkat berikut untuk informasi lebih lanjut tentang ambang batas tegangan input:
- Karakteristik DC dan Switching untuk Perangkat Stratix V (PDF)
- Lembar Data Perangkat untuk Perangkat Arria V (PDF)
Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.