ID Artikel: 000075266 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 02/09/2012

Peringatan Kritis: Tidak dapat menemukan pin jenis cmd_pins dari pola Gagal menemukan clock PLL untuk pin

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin melihat peringatan kritis di tahap yang lebih bugar jika Anda menerapkan lebih dari satu Inti IP kontroler berbasis DDR3 UniPHY dalam perangkat lunak Quartus® II versi 10.0 sebagai master dan slave.

Anda mungkin juga melihat peringatan penting lainnya

Peringatan Kritis: Gagal menemukan clock PLL untuk pin...

Untuk menghapus peringatan penting, terapkan langkah-langkah berikut:

1. Hubungkan sinyal "pll_dqs_ena_clk" ke slave UniPHY IP Core.

2. Pastikan Bahwa Anda telah terhubung "mem_cs_n" ke I/Os tingkat atas.

3. File QIP antarmuka master harus muncul di depan para slave di QSF proyek.

Masalah ini telah diperbaiki di perangkat lunak Quartus II versi 10.1 dan yang lebih baru.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® IV GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.