ID Artikel: 000075336 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/08/2012

Apakah ada masalah dengan pengaturan frekuensi clock di ALTLVDS_RX dan ALTLVDS_TX megafungsi dalam perangkat lunak Quartus II versi 10.1 dan 10.1SP1?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, ada masalah dengan pengaturan frekuensi clock input di megafungsi ALTLVDS_RX dan ALTLVDS_TX dalam perangkat lunak Quartus® II versi 10.1 dan 10.1SP1

Jika laju data diatur ke nilai pecahan, maka frekuensi clock input yang diperoleh hanya menunjukkan nilai sebagai integer.

Laporan ringkasan PLL juga tidak akan menunjukkan frekuensi clock input yang benar.

Patch tersedia untuk memperbaiki masalah ini untuk perangkat lunak Quartus II versi 10.1. Unduh dan instal Patch 0.40 dari tautan yang sesuai di bawah ini.

    Unduh perangkat lunak Quartus II versi 10.1 Patch 0.40 untuk Windows (.exe)

    Unduh perangkat lunak Quartus II versi 10.1 Patch 0.40 untuk Linux (.tar)

    Unduh Readme untuk perangkat lunak Quartus II versi 10.1 Patch 0.40 (.txt)

    Masalah ini diperbaiki pada perangkat lunak Quartus II versi 11.0 dan yang lebih baru.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® II GX FPGA
    Stratix® III FPGA
    Stratix® II FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.