Masalah Kritis
Deskripsi
Ketika Anda mencoba menghasilkan DDR dengan desain ALTMEMPHY dengan Qsys dan atur opsi sistem Create testbench Qsys ke nilai apa pun selain Tidak Ada, sistem gagal terhubung model memori ke testbench yang dihasilkan Qsys.
Masalah ini memengaruhi semua desain ALTMEMPHY yang menargetkan memori DDR Perangkat.
Simulasi tidak diselesaikan dengan benar.
Resolusi
Instansi model (_mem_model.v/.vhd) memori yang dihasilkan secara manual
testbench (_tb.v/.vhd) yang dihasilkan Qsys .
Masalah ini akan diperbaiki di versi DDR yang akan datang dan DDR2 SDRAM Controller dengan ALTMEMPHY IP.