Masalah Kritis
Karena masalah optimisasi, ketika menggunakan 1G/2.5G/10G Arria® Desain Contoh MAC Ethernet Latensi Rendah 10, kegagalan pengaturan waktu mungkin terlihat antara PCS lunak ke transfer PCS keras 10G.
Untuk mengatasi kegagalan pengaturan waktu ini, kurangi batasan waktu transfer dari PCS lunak ke PCS keras 8G untuk memudahkan penutupan waktu pengaturan menggunakan batasan di bawah ini:
jika {![ string sama dengan "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
set_min_delay -dari [get_keepers *|alt_mge16_phy_xcvr_term:*|tx_parallel_data_a10*] -hingga [get_keepers *|twentynm_pcs*:*|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs~tx_clk2_by2_1.reg] -0,2ns
}
Masalah ini tidak dijadwalkan untuk diperbaiki dalam versi Intel® Quartus® Prime Edition Software di masa mendatang.