ID Artikel: 000075386 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 12/10/2017

Galat: add_fileset_file: Tidak ada file tersebut <quartus_installation_directory>/ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v</quartus_installation_directory>

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Karena masalah pada perangkat lunak Quartus® Prime versi 15.1 dan 16.0, generasi model simulasi IP Ethernet Low Latency 10G MAC dapat bermasalah dengan pesan berikut saat menggunakan sistem operasi Windows.

Galat: add_fileset_file: Tidak ada file /ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v
sembari mengeksekusi
"sinopsis add_fileset_file/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}"
(prosedur "sim_ver_mac" baris 126)
diinvokasi dari dalam
"sim_ver_mac $name"
(prosedur "sim_ver" baris 3)
diinvokasi dari dalam
"sim_ver alt_em10g32"

Resolusi

Pekerjaan untuk masalah ini adalah menonaktifkan pembuatan file simulasi untuk simulator VCS* dan NCSIM* secara manual dalam lingkungan Windows. Ini dapat dilakukan dengan memodifikasi baris (132~160) di direktori instalasi \ip\altera\ethernet\alt_em10g32\MAC\alt_em10g32_fileset.tcl

Dari:
foreach {file_name filetype} $simulation_files {
jika {1} {
mentor add_fileset_file/$file_name $filetype PATH mentor/$file_name {MENTOR_SPECIFIC}
}
jika {1} {
add_fileset_file aldec/$file_name $filetype PATH aldec/$file_name {ALDEC_SPECIFIC}
}
jika {1} {
Sinopsis add_fileset_file/$file_name $filetype SINOPSI PATH/$file_name {SYNOPSYS_SPECIFIC}
}
jika {1} {
add_fileset_file cadence/$file_name $filetype PATH cadence/$file_name {CADENCE_SPECIFIC}
}
}

foreach {file_name filetype} $simulation_files_1588 {
jika {1} {
add_fileset_file mentor/rtl/$file_name $filetype PATH .. /1588/mentor/$file_name {MENTOR_SPECIFIC}
}
jika {1} {
add_fileset_file aldec/rtl/$file_name $filetype PATH .. /1588/aldec/$file_name {ALDEC_SPECIFIC}
}
jika {1} {
sinopsis add_fileset_file/rtl/$file_name $filetype PATH .. /1588/sinopsi/$file_name {SYNOPSYS_SPECIFIC}
}
jika {1} {
add_fileset_file cadence/rtl/$file_name $filetype PATH .. /1588/cadence/$file_name {CADENCE_SPECIFIC}
}
}

Untuk:
foreach {file_name filetype} $simulation_files {
jika {1} {
mentor add_fileset_file/$file_name $filetype PATH mentor/$file_name {MENTOR_SPECIFIC}
}
jika {1} {
add_fileset_file aldec/$file_name $filetype PATH aldec/$file_name {ALDEC_SPECIFIC}
}
jika {0} {
Sinopsis add_fileset_file/$file_name $filetype SINOPSI PATH/$file_name {SYNOPSYS_SPECIFIC}
}
jika {0} {
add_fileset_file cadence/$file_name $filetype PATH cadence/$file_name {CADENCE_SPECIFIC}
}
}

foreach {file_name filetype} $simulation_files_1588 {
jika {1} {
add_fileset_file mentor/rtl/$file_name $filetype PATH .. /1588/mentor/$file_name {MENTOR_SPECIFIC}
}
jika {1} {
add_fileset_file aldec/rtl/$file_name $filetype PATH .. /1588/aldec/$file_name {ALDEC_SPECIFIC}
}
jika {0} {
sinopsis add_fileset_file/rtl/$file_name $filetype PATH .. /1588/sinopsi/$file_name {SYNOPSYS_SPECIFIC}
}
jika {0} {
add_fileset_file cadence/rtl/$file_name $filetype PATH .. /1588/cadence/$file_name {CADENCE_SPECIFIC}
}
}

Masalah ini telah diperbaiki mulai dari perangkat lunak Quartus Prime versi 16.1.

Produk Terkait

Artikel ini berlaku untuk 3 produk

Arria® V FPGA dan SoC FPGA
Stratix® V FPGA
Intel® Arria® 10 FPGA dan SoC FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.