ID Artikel: 000075387 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 16/06/2017

Galat (10161): Galat HDL Verilog pada rcfg_sdi_cdr.sv(44): objek "altera_xcvr_native_a10_reconfig_parameters_CFG0" tidak dinyatakan. Verifikasi nama objek sudah benar. Jika nama sudah benar, nyatakan objek.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • SDI II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat di atas selama Analisis & Elaborasi, jika Anda menggunakan file desain SDI RX dari inti IP SDI II yang dihasilkan desain contoh dalam perangkat lunak Quartus® Prime versi 17.0. Hal ini karena modul rcfg_sdi_cdr tidak dapat menemukan paket parameter konfigurasi ulang transiver secara bawaan.

    Resolusi

    Tambahkan penetapan Berkas Pengaturan Quartus II (.qsf) berikut ke berkas QSF Anda:

    direktori set_global_assignment -name SYSTEMVERILOG_FILE /rcfg_sdi_cdr.sv -library sdi_rx_sys_altera_xcvr_native_a10_170

    Anda dapat merujuk ke file QSF desain contoh yang dihasilkan IP untuk detail lebih lanjut. Informasi ini akan diperbarui ke dalam rilis panduan contoh desain pengguna di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.