ID Artikel: 000075405 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/07/2017

Mengapa alamat BAR lebih besar dari 32 bit dipotong menjadi 32 bit pada Hard IP saya untuk varian PCI Express Avalon-MM?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Avalon-MM Cyclone® V Hard IP untuk PCI Express* Intel® FPGA IP
    Avalon-MM Arria® V Hard IP untuk PCI Express* Intel® FPGA IP
    Avalon-MM Arria® V GZ Hard IP for PCI Express* Intel® FPGA IP
    Avalon-MM Stratix® V Hard IP untuk PCI Express* Intel® FPGA IP
    Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Karena masalah dengan inti hard IP Avalon-MM untuk PCI Express*, alamat BAR yang lebih besar dari 32 bit hanya akan dipotong menjadi 32 bit saja.  Bit atas akan diatur ke nol.

Ini hanya memengaruhi port Rxm arah hilir saat beroperasi dalam mode pengalamatan 64 bit. Hal ini tidak memengaruhi port Txs atau saat beroperasi dalam mode alamat 32-bit.

 

 

Resolusi

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 18.0.

Produk Terkait

Artikel ini berlaku untuk 6 produk

Intel® Cyclone® 10 FPGA
Intel® Cyclone® 10 GX FPGA
Cyclone® V FPGA dan SoC FPGA
Arria® V FPGA dan SoC FPGA
Stratix® V FPGA
Intel® Arria® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.