ID Artikel: 000075425 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada kesalahan yang diketahui dalam lembar data Board Pengembangan Stratix EP1S80 DSP?

Lingkungan

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Catatan (1) dan (2) untuk Tabel 29 salah. Berikut adalah koreksi untuk catatan ini:

    (1) Pin 1 diikat ke GND. Pin 2, dan 3 tidak ada koneksi.

    (2) Pin 1 diikat ke 5-V. Pin 5, dan 7 diikat ke 3.3-V. Pin 3, 15, 17, dan 19 tidak ada koneksi. Pin 2, 4, 6, 8, 10, 12, 14, 16, 18, dan 20 diikat ke tanah.

    Pada Gambar 8, Pin 6 dari JP24 tidak terhubung ke pin D31 pada chip. Ini terhubung ke pin D30.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.