ID Artikel: 000075464 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/01/2018

Mengapa sintesis Intel® Arria® 10 PCIe* IP yang dihasilkan dengan Galat pengembalian VHDL (16045) - "u_global_buffer_coreclkout" mengalihkan "altera_global" entitas yang tidak terdefinisi"?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dengan perangkat lunak Intel® Quartus® Prime versi 17.1, alias entitas komponen altera_global dalam VDHL tidak dipetakan ke entitas altera_global VHDL yang benar.

    Resolusi

    Dalam file instantiasi VHDL tingkat atas PCIe*, misalnya pcie_pcie_a10_hip_0.vhd, komentari dua baris kode VHDL ini.  Kemudian jalankan kembali implementasinya.

    untuk pcie_a10_hip_0: string pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171__cmp

    gunakan entitas altera_pcie_a10_hip_171.pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_;

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.