ID Artikel: 000075467 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/05/2018

Mengapa Intel® Stratix® 10 E-tile Hard IP untuk Ethernet Intel FPGA IP core forward RX dipotong frame yang tidak valid untuk logika pengguna?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Ip Keras e-tile v18.0 Intel® Stratix® 10 untuk Ethernet Intel FPGA IP inti memiliki masalah dengan stripping frame yang terlalu besar.

    Ketika RX MAC menerima ukuran frame >= 65536, dan enforce_max_frame_size diaktifkan, output bingkai dari RX MAC ke logika pengguna akan dipotong ke ukuran frame yang ditentukan oleh pengaturan max_rx_frame_size, dan frame tidak valid kedua akan menghasilkan dari MAC RX ke logika pengguna mulai dari 65536-byte hingga akhir frame super besar.

    Resolusi

    Tidak ada solusi untuk masalah ini saat ini.

    Masalah ini dijadwalkan akan diperbaiki dalam versi Intel® Quartus® Prime Edition Software mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.