ID Artikel: 000075468 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 03/01/2018

java.lang.Exception: master_read_32: Transaksi ini tidak selesai dalam 60 detik. Konsol Sistem menyerah.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Anda mungkin melihat pesan galat ini saat menjalankan Desain Contoh 15G JESD204B pada perangkat Intel® Stratix® 10 H-Tile ES, saat dikompilasi di perangkat lunak Intel Quartus® Prime Pro versi 17.1 Pembaruan 1 atau sebelumnya.

    Resolusi

    Untuk mengatasi masalah ini, coba kompilasi desain dalam perangkat lunak Quartus Prime Pro dengan seed yang berbeda.

    Masalah ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus Prime Pro di masa depan.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.