Mengapa tautan PCIe saya terjebak dalam kondisi Deteksi untuk perangkat Arria® II dan Stratix® IV?

Karena masalah di PCIe Hard IP PMA, tautan mungkin terjebak di detect.active state.

Hal ini karena penerima transiver mendeteksi logika yang tidak mengembalikan denyut PHYSTATUS pada antarmuka PIPE ke inti Hard IP jika periode rendah dua TxDetectRx berturut-turut kurang dari 544 ns.

Masalah ini memengaruhi Stratix® perangkat IV GX, Stratix® IV GT, dan Arria® II GX.

Ubah logika reset Hard IP secara manual untuk menegaskan sinyal crst dan srst untuk setidaknya 1 kami.

Anda dapat menggunakan berkas berikut untuk melihat perubahan yang diperlukan untuk streaming Avalon® dan antarmuka yang dipetakan memori Avalon® untuk memenuhi persyaratan di atas.

• top_rs_hip (.v): Logika reset yang ditambahkan dapat ditemukan pada baris 181-211.  Masukkan baris ini ke dalam nama _rs_hip.v file untuk antarmuka streaming Avalon.
• pcie_compiler_0 (.v): Logika reset tambahan dapat ditemukan pada baris 648-684.  Masukkan baris ini ke dalam berkas instantiasi Anda untuk antarmuka memori Avalon yang dipetakan.
• pcie_compiler_0 (.vhd): Logika reset tambahan dapat ditemukan pada baris 775-810.  Masukkan baris ini ke dalam berkas instantiasi Anda untuk antarmuka memori Avalon yang dipetakan.