ID Artikel: 000075501 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 09/02/2018

Mengapa data keluaran inti IP Viterbi salah ketika sinyal sink_val tidak terus-menerus didorong tinggi?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Viterbi Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dengan perangkat lunak Intel® Quartus® Prime versi 16.0 dan 16.1, Anda mungkin mengalami masalah di atas jika sinyal sink_val inti IP Viterbi tidak terus-menerus didorong tinggi.

Resolusi

Masalah ini telah diperbaiki di perangkat lunak Intel Quartus Prime versi 17.0.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.