ID Artikel: 000075503 Jenis Konten: Product Information & Documentation Terakhir Ditinjau: 07/02/2014

Bagaimana cara menempatkan mem_cq QDR II/QDR II+ dan pin mem_cq_n di perangkat Arria® V GX/GT/ST/SX?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • QDR II dan QDR II+ SRAM Controller dengan UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Dari file pinout perangkat, hanya ada satu lokasi pin yang tersedia untuk pin mem_cq dan mem_cq_n .

    Resolusi

    Untuk perangkat V Arria® ini, strobe pelengkap tidak didukung sehingga hanya salah satu pin mem_cq atau mem_cq_n yang akan digunakan tergantung pada pengaturan latensi baca.

    Produk Terkait

    Artikel ini berlaku untuk 10 produk

    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.