ID Artikel: 000075530 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/12/2018

Mengapa Intel® Reed Solomon FPGA IP Core Berkecepatan Tinggi menghasilkan serangkaian simbol pemeriksaan yang salah untuk data saya?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® FPGA IP High-Speed Reed-Solomon Encoder/Decoder IP-RSCODEC-HS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dengan generasi sumber RTL dari Intel® Reed Solomon FPGA IP Core Berkecepatan Tinggi, jika parameter 'Hyper-optimization' diatur ke 'Tinggi' IP akan menghasilkan serangkaian simbol pemeriksaan yang salah untuk payload data yang masuk.
     

    Resolusi

    Untuk mengatasi masalah ini, atur parameter 'Hyper-optimization' ke 'Low'.

    Masalah ini akan diperbaiki pada rilis Intel® Reed Solomon FPGA IP Core Berkecepatan Tinggi di masa depan.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.