ID Artikel: 000075546 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/11/2015

Mengapa blok Rekonfigurasi HIP Hard IP untuk PCI Express saya tidak mengubah nilai register konfigurasi secara dinamis?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena batasan perangkat lunak Quartus® II pada blok Rekonfigurasi IP Keras, kemampuan untuk secara dinamis mengubah register Ruang Konfigurasi hanya baca gagal.

Resolusi

Ada dua kemungkinan solusi untuk masalah ini:

1) Gunakan Megafungsi LPM_CONSTANT untuk menghasilkan input yang diperlukan ke Hard IP, termasuk alamat (baca dan tulis) dan tulisdata, untuk konfigurasi ulang dinamis yang diperlukan. Setiap alamat harus unik kecuali Anda menggunakan Editor Sumber dan Probe Dalam Sistem.

2) Gunakan sld_mod_ram_rom seperti yang ditunjukkan pada contoh desain yang ditautkan di bawah ini:

 

hip-reconfig-workaround.qar

Produk Terkait

Artikel ini berlaku untuk 15 produk

Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V GT FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.