ID Artikel: 000075552 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/06/2018

Mengapa saya melihat pelanggaran waktu penahanan yang kecil pada "H-tile HARD IP untuk Ethernet Intel® FPGA IP"?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Low Latency 100G Ethernet Intel® FPGA IP untuk Arria® 10 dan Stratix® V
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah di Intel® Quartus® Pro Software versi 18.0 dan sebelumnya, Anda mungkin melihat pelanggaran waktu penahanan yang kecil di "H-tile Hard IP untuk Ethernet Intel® FPGA IP."

     

     

    Resolusi

    Untuk mengatasi masalah ini, coba seed fitter lain untuk menghindari pelanggaran waktu ini.

    Masalah ini telah diperbaiki di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 18.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.