Port cfglink2csrpld adalah port yang tidak diinginkan dalam berkas variasi HIP. Dalam panduan pengguna PCIe SV, tidak ada deskripsi apa pun terkait sinyal ini.
Anda dapat menghubungkan port cfglink2csrpld ke "0" dalam desain Anda. Port ini akan dihapus dalam Quartus II 12.0.
1
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.