ID Artikel: 000075606 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/07/2015

Mengapa saya tidak dapat menggunakan saluran x1 line untuk clock Arria saluran transiver perangkat V yang lebih tinggi dari 6,5536 Gbps dalam transceiver bank tetapi di batas triplet saat menggunakan perangkat lunak Quartus II versi 15.0.1 ...

Lingkungan

  • Jam
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena bug dalam perangkat lunak Quartus® II versi 15.0 Pembaruan 1 dan sebelumnya, Fitter akan mencegah Anda dari clocking Arria® saluran transiver perangkat V yang lebih tinggi dari 6,5536 Gbps dalam bank transiver tetapi di seluruh batas triplet.

    Resolusi

    Untuk mengatasi masalah ini, Anda dapat menginstal perangkat lunak Quartus II versi 15.0 Pembaruan 1 kemudian mengunduh dan menginstal patch 1.07 dari tautan di bawah ini.

    Masalah ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.