ID Artikel: 000075616 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 31/07/2017

Galat(13381): Galat HDL Verilog di alt_vip_cps_alg_core_packer.sv(169): part-select memiliki ukuran negatif atau nol, tetapi harus menggunakan satu bit atau lebih

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan inti IP Arria® 10 Color Plane Sequencer II, Anda mungkin melihat galat di atas pada perangkat lunak Quartus® Prime Pro versi 16.1 saat mengkomplisit IP dengan parameterisasi yang menggunakan lebih dari satu piksel secara paralel.

    Resolusi

    Masalah ini telah diperbaiki dimulai pada perangkat lunak versi 16.1.1 dari perangkat lunak Quartus Prime Pro.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.