ID Artikel: 000075620 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/07/2021

Berapa banyak waktu yang diperlukan P-Tile Debug Toolkit Eye Viewer untuk merencanakan diagram mata?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika Anda menjalankan fungsi Eye Viewer di Toolkit Debug P-Tile, Anda mungkin menemukan status kemajuan naik hingga 10% dan berhenti di level ini untuk beberapa waktu.

    Jika tidak ada kesalahan yang dilaporkan di panel pesan dan Anda dapat membaca parameter jalur P-Tile, TX dan RX, tidak ada masalah dengan pengoperasian Toolkit Debug P-Tile dan fungsi Eye Viewer.

    Jika P-Tile terhubung ke sistem (yang menjalankan Kit Peralatan Debug P-Tile) melalui koneksi server JTAG lokal, mungkin memerlukan waktu sekitar 15 menit untuk merencanakan satu jalur. Jika koneksi melalui server JTAG jarak jauh, mungkin memerlukan waktu hingga 40 menit atau lebih untuk merencanakan diagram mata untuk satu jalur.
     

    Resolusi

    Jika Anda memerlukan Kit Peralatan Debug P-Tile untuk merencanakan diagram mata dalam waktu yang lebih singkat, gunakan koneksi™server JTAG lokal untuk mengakses P-Tile.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri F
    Intel® Stratix® 10 DX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.