Karena masalah dengan Intel® Stratix® 10 PCIe* Hard IP, mungkin gagal mengirim Electrical Idle Ordered Set (EIOS) saat melakukan perubahan kecepatan terarah dari Gen3 jika kedua persyaratan berikut terpenuhi:
- Perubahan kecepatan yang diarahkan keluar dari Generasi ke-3 diminta, dan
- Ujung ujung TX telah memasuki Idle Listrik sebelum Intel® Stratix® 10 PCIe* Hard IP
Masalah ini tidak memengaruhi tautan awal.
Masalah ini memengaruhi semua perangkat Intel® Stratix® 10 GX L-Tile (ES1, ES2, ES3 dan Produksi), semua perangkat Intel® Stratix® 10 SX L-Tile (ES1 dan Produksi), dan Intel® Stratix® perangkat H-Tile ES 10 GX (ES1, ES2). Intel® Stratix® perangkat H-Tile Production 10 GX tidak terpengaruh.
Untuk melakukan perubahan kecepatan, turunkan kereta pertama ke kecepatan Gen1, diikuti dengan pelatihan ulang ke kecepatan yang diinginkan. Misalnya, untuk mengubah dari Generasi ke Generasi ke Generasi2, pertama-tama melakukan perubahan kecepatan dari Generasi ke Gen1, lalu lakukan perubahan kecepatan dari Gen1 ke Gen2.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 18.0.