ID Artikel: 000075629 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/06/2021

Mengapa sinyal Siap Tx dan Rx PTP dari E-Tile Hard IP untuk Ethernet Intel® FPGA IP tidak disangkal setelah Tx atau Rx diatur ulang dalam Mode Lanjutan PTP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 21.1, Anda dapat mengamati o_tx_ptp_ready dan o_rx_ptp_ready E-Tile Hard IP untuk Intel® FPGA IP Ethernet tidak menyatakan setelah mengubah salah satu port i_sl_tx_rst_n atau i_sl_rx_rst_n reset dalam Mode Lanjutan PTP.

    Mode Dasar PTP tidak terpengaruh oleh masalah ini.

     

    Resolusi

    Untuk mengatasi masalah ini dalam Mode Lanjutan PTP, Anda harus mengganti port i_sl_tx_rst_n dan i_sl_rx_rst_n reset agar port o_tx_ptp_ready dan o_rx_ptp_ready dapat ditegaskan.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.4.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.