Deskripsi
Altera® FPGAs dapat direflow 3 kali saat kami mematuhi standar JEDEC JESD-020D.
Lingkungan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
ID Artikel: 000075672
Jenis Konten: Informasi & Dokumentasi Produk
Terakhir Ditinjau: 11/09/2012
Berapa kali Altera FPGA dapat diperbaiki?
1
Pelepasan tanggung jawab
1
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.