ID Artikel: 000075678 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 08/07/2014

Kesalahan (175006): Tidak dapat menemukan jalur antara driver clock global atau regional sumber dan HMC

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin melihat kesalahan di atas saat menggunakan Pengontrol Memori Keras DDR3 di perangkat Cyclone® V jika jumlah port MPFE yang dipilih di GUI IP DDR3 melebihi jumlah port yang didukung oleh perangkat. IP Generation hanya mempertimbangkan rangkaian perangkat yang digunakan dan bukan perangkat tertentu.

Lihat bab Antarmuka Memori Eksternal dalam Perangkat Cyclone V dari Buku Panduan Cyclone® V untuk menentukan jumlah Port MPFE Per Perangkat.

Resolusi

Untuk memperbaiki kesalahan ini, Ubah jumlah port MPFE ke nilai yang tidak melebihi jumlah maksimum port yang didukung untuk perangkat.

Produk Terkait

Artikel ini berlaku untuk 12 produk

Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V FPGA dan SoC FPGA
Cyclone® V E FPGA
Arria® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.